Jornada de investigación de Doctorandos Julio 2026

Fecha: miércoles 8 de julio de 2026

Organización de las Jornadas

La jornada estará organizada en una única sesión de 15:00 - 16:00 horas.
Cada ponente dispondrá de 10 minutos para realizar su presentación más 5 minutos para responder a preguntas.
Las ponencias serán presenciales (en la sala de grados de la Facultad de Informática), mientras que la asistencia podrá ser presencial u online (por Google Meet, en un enlace enviado por correo electrónico).

Presentaciones

Sesión 1: 15:00 - 16:00


Enrique de la Calle Montilla	Programación portable en sistemas heterogéneos	Los sistemas heterogéneos actuales combinan distintos elementos de cómputo: CPUs, GPUs y hardware dedicado para tareas específicas. Además de los procesadores generales, cada vez tienen más peso unidades de aceleración especializadas, como unidades tensoriales o unidades de trazado de rayos, que ofrecen mucho rendimiento, pero también introducen nuevas formas de programar el hardware. Esta diversidad de hardware también trae consigo una fragmentación importante del software. En la práctica, muchos lenguajes, bibliotecas y abstracciones se diseñan alrededor de un ecosistema concreto, especialmente NVIDIA. Como consecuencia, aprovechar otros dispositivos o fabricantes de forma eficiente suele requerir adaptar el código, cambiar partes del modelo de programación o depender de herramientas específicas para cada plataforma. Esta línea de investigación aborda este problema desde la portabilidad de rendimiento. La idea es estudiar cómo transformar y adaptar código paralelo para unificar modelos de programación sobre arquitecturas heterogéneas. Para ello se combinan transformaciones sintácticas de alto nivel con transformaciones sobre representaciones intermedias de bajo nivel, buscando acercar distintos dispositivos bajo una misma forma de programación y, al mismo tiempo, analizar el coste en rendimiento que introduce dicha portabilidad.
Luis Fernando Almendras Aruzamen	Arquitectura de un sistema de gestión de modelos y simulación distribuida en el contexto de Internet de las Cosas	La creación de modelos de simulación basados en el formalismo DEVS implica escribir grandes cantidades de código estructural repetitivo, esto ralentiza la investigación y aumenta la probabilidad de errores. DEVSForge es un entorno de trabajo visual que simplifica este proceso dentro del ecosistema xDEVS. Mediante una interfaz web, los usuarios pueden diseñar modelos atómicos y acoplados, y obtener automáticamente el código ejecutable en Java, Python o Rust, además de implementar un tipo de simulación. La plataforma separa estratégicamente la estructura generada del comportamiento definido por el usuario, permitiendo un diseño iterativo sin perder el trabajo manual. Su arquitectura en contenedores asegura que las simulaciones se ejecuten de forma idéntica en cualquier plataforma, eliminando problemas de configuración. DEVSForge incorpora un agente de IA basado en un LLM, que ayuda a implementar proyectos DEVS dentro de la misma herramienta. La plataforma proporciona soporte al ciclo de vida completo de sistemas ciberfísicos, desde el diseño de alto nivel hasta el despliegue en hardware embebido, extendiendo su alcance a lenguajes de alto rendimiento para entornos IoT. Validada mediante pruebas académicas, escenarios de monitorización y sistemas empotrados, DEVSForge reduce el tiempo de desarrollo y la barrera de entrada para la comunidad de modelado y simulación.
Sergio Colet García	Decodificación de baja complejidad para códigos qLDPC	La computación cuántica nos permite resolver una gran variedad de problemas que resultan intratables para los ordenadores clásicos. Sin embargo, su utilidad en aplicaciones reales todavía está limitada por los errores físicos que introducen fenómenos como la decoherencia o el crosstalk. Para superar este obstáculo, una de las estrategias utilizadas es la corrección de errores cuánticos (QEC), que consiste en agrupar varios cúbits físicos para codificar la información en cúbits lógicos. No obstante, para identificar y corregir estos fallos, los sistemas QEC necesitan de decodificadores que ejecuten un algoritmo capaz de procesar las señales de error de manera rápida y precisa. En el contexto de este desafío explicaré nuestra última publicación, donde abordamos el desarrollo de un algoritmo de decodificación de baja complejidad para códigos qLDPC, denominado Syndrome-Based Linear Programming (SB-LP). Me centraré en mi contribución principal al trabajo: la evaluación y adaptación de esta propuesta a un modelo realista de ruido (circuit-level noise).

Enrique de la Calle Montilla

Programación portable en sistemas heterogéneos

Los sistemas heterogéneos actuales combinan distintos elementos de cómputo: CPUs, GPUs y hardware dedicado para tareas específicas. Además de los procesadores generales, cada vez tienen más peso unidades de aceleración especializadas, como unidades tensoriales o unidades de trazado de rayos, que ofrecen mucho rendimiento, pero también introducen nuevas formas de programar el hardware.

Esta diversidad de hardware también trae consigo una fragmentación importante del software. En la práctica, muchos lenguajes, bibliotecas y abstracciones se diseñan alrededor de un ecosistema concreto, especialmente NVIDIA. Como consecuencia, aprovechar otros dispositivos o fabricantes de forma eficiente suele requerir adaptar el código, cambiar partes del modelo de programación o depender de herramientas específicas para cada plataforma.

Esta línea de investigación aborda este problema desde la portabilidad de rendimiento. La idea es estudiar cómo transformar y adaptar código paralelo para unificar modelos de programación sobre arquitecturas heterogéneas. Para ello se combinan transformaciones sintácticas de alto nivel con transformaciones sobre representaciones intermedias de bajo nivel, buscando acercar distintos dispositivos bajo una misma forma de programación y, al mismo tiempo, analizar el coste en rendimiento que introduce dicha portabilidad.

Luis Fernando Almendras Aruzamen

Arquitectura de un sistema de gestión de modelos y simulación distribuida en el contexto de Internet de las Cosas

La creación de modelos de simulación basados en el formalismo DEVS implica escribir grandes cantidades de código estructural repetitivo, esto ralentiza la investigación y aumenta la probabilidad de errores. DEVSForge es un entorno de trabajo visual que simplifica este proceso dentro del ecosistema xDEVS. Mediante una interfaz web, los usuarios pueden diseñar modelos atómicos y acoplados, y obtener automáticamente el código ejecutable en Java, Python o Rust, además de implementar un tipo de simulación. La plataforma separa estratégicamente la estructura generada del comportamiento definido por el usuario, permitiendo un diseño iterativo sin perder el trabajo manual. Su arquitectura en contenedores asegura que las simulaciones se ejecuten de forma idéntica en cualquier plataforma, eliminando problemas de configuración. DEVSForge incorpora un agente de IA basado en un LLM, que ayuda a implementar proyectos DEVS dentro de la misma herramienta. La plataforma proporciona soporte al ciclo de vida completo de sistemas ciberfísicos, desde el diseño de alto nivel hasta el despliegue en hardware embebido, extendiendo su alcance a lenguajes de alto rendimiento para entornos IoT. Validada mediante pruebas académicas, escenarios de monitorización y sistemas empotrados, DEVSForge reduce el tiempo de desarrollo y la barrera de entrada para la comunidad de modelado y simulación.

Sergio Colet García

Decodificación de baja complejidad para códigos qLDPC

La computación cuántica nos permite resolver una gran variedad de problemas que resultan intratables para los ordenadores clásicos. Sin embargo, su utilidad en aplicaciones reales todavía está limitada por los errores físicos que introducen fenómenos como la decoherencia o el crosstalk. Para superar este obstáculo, una de las estrategias utilizadas es la corrección de errores cuánticos (QEC), que consiste en agrupar varios cúbits físicos para codificar la información en cúbits lógicos. No obstante, para identificar y corregir estos fallos, los sistemas QEC necesitan de decodificadores que ejecuten un algoritmo capaz de procesar las señales de error de manera rápida y precisa. En el contexto de este desafío explicaré nuestra última publicación, donde abordamos el desarrollo de un algoritmo de decodificación de baja complejidad para códigos qLDPC, denominado Syndrome-Based Linear Programming (SB-LP). Me centraré en mi contribución principal al trabajo: la evaluación y adaptación de esta propuesta a un modelo realista de ruido (circuit-level noise).